risc cpu中文是什么意思

• 精简指令集

• "risc"中文翻译    RISC,Risc,risc = reduced ins ...
• "cpu"中文翻译    CPU ＝ Central Processing Uni ...
• "risc" 中文翻译 :    RISC,Risc,risc = reduced instruction set computer [computing] 【计算机】简化指令系统计算机[精简指令集运算]。
• "cpu" 中文翻译 :    CPU ＝ Central Processing Unit 【自动化】中央处理机。
• "rt risc technology risc" 中文翻译 :    技术
• "risc architecture" 中文翻译 :    简单指令处理器结构
• "a survey of cpu" 中文翻译 :    处理器概况
• "alpha cpu" 中文翻译 :    alpha微处理器
• "cpu architecture" 中文翻译 :    中央处理机体系结构
• "cpu board" 中文翻译 :    中央处理机插件
• "cpu capability" 中文翻译 :    中央处理部件能力
• "cpu card" 中文翻译 :    中央处理机插件
• "cpu chip" 中文翻译 :    中央处理痪片; 中央处理机片; 中央处理机芯片
• "cpu clock" 中文翻译 :    处理器主频
• "cpu computer" 中文翻译 :    cpu计算机专用
• "cpu controller" 中文翻译 :    控制器
• "cpu cooler" 中文翻译 :    中央处理器冷却器
• "cpu cururupu" 中文翻译 :    库鲁鲁普
• "cpu cycle" 中文翻译 :    中央处理机周期
• "cpu element" 中文翻译 :    中央处理机部件
• "cpu expander" 中文翻译 :    中央处理机扩充器; 中央处理器扩张器
• "cpu handshaking" 中文翻译 :    中央处理慌号交换; 中央处理机信号交换
• "cpu information" 中文翻译 :    cpu信息
• "cpu intercommunication" 中文翻译 :    中央处理机互相通信
• "cpu locking" 中文翻译 :    cpu锁频

• At last , the paper involves the flow and related data of logic simulation , logic synthesis and test vector in the risc cpu
  论文最后给出了64位vegacpu的asic逻辑仿真文件和仿真波形，逻辑综合策略、综合脚本和综合结果，以及vegacpu基于atpg的测试向量设计流程和相关数据。
• At last , eda tools generate netlist for semiconductor manufactory . the eda technology and veriolog hdl must speed up the design of risc cpu in china
  高性能精简指令集微处理器的设计通过运用veriloghdl语言， eda工具，和asic设计的主要流程，缩短了设计周期，加快其产品的面市速度。
• Linux is an open and free operation system ; arm is an excellent 32 - bit risc cpu core , and most powerful embedded cpus are designed on the base of arm
  Linux操作系统是个开源、免费的操作系统, arm是当前全球领先的16 / 32位risc微处理器内核,现在大多数功能强大的嵌入式处理器都基于arm内核构建。
• It ’ s a 16 / 32bits risc cpu based on arm920t ip core , which is highly integrated and powerful . this cpu has a lot of peripheral interfaces and i / o ports , which will facilitate our system design . the asic ime6400 is a system level chip which supports the multi - channel mepg4 video / audio compression . in our design , it ’ s served as an video compression oriented co - processor working under the control of s3c2410x . s3c2410x will do the job of importing the other vehicle traveling data such as analog and switch signals
  在笔者设计的系统中, ime6400作为专门进行数字视频信号压缩的协处理器,与s3c2410x协同工作,完成视频信号的获取,压缩等工作;同时利用芯片的片内外设(如ad转换器和i / o口) ,完成汽车行驶过程中开关量和模拟量的获取和存储,以满足一个记录仪的基本功能需求。
• The paper elaborates risc technology characteristic and 5 - stage pipeline architecture and function of the 64 - bit risc cpu , and dwells on 64 - bit vega cpu characteristic , and details the eda technology and the main flow of asic design , and elaborates the operation and exception process of the vega cpu and virtual instruction address " architecture and generation , and details cache architecture and mmu . the master dissertation dwells on virtual address translating into physical address , instruction cache finding address and instruction fetching , too
  详细的阐述了64位vegacpu的特点，阐述了eda技术和asic设计的主要流程，阐述了vegacpu流水线结构、流水线操作、流水线暂停和异常处理，虚拟指令地址的结构和产生， mmu结构，包括指令tlb结构和虚拟指令地址向物理指令地址的生成流程， cache结构，寻址原理和指令的写策略，指令高速缓存的寻址原理和结构，以及指令的获取流程。